Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/36688
Title: Верификация проектов и построение тестов контроля СБИС на уровне RTL
Authors: Золоторевич, Л. А.
Keywords: публикации ученых;метод верификации проектов;язык VHDL
Issue Date: 2013
Publisher: Российская академия наук
Citation: Золоторевич, Л. А. Верификация проектов и построение тестов контроля СБИС на уровне RTL / Л. А. Золоторевич // Автоматика и телемеханика. – 2013. – №1. – С. 146 – 158.
Abstract: Предлагается метод верификации проектов и направленного построения тестов контроля СБИС, представленных на уровне RTL на языке VHDL. Задача построения тестов и верификации проектов решается на основе КНФ – выполнимости некоторой системы булевых функций.
URI: https://libeldoc.bsuir.by/handle/123456789/36688
Appears in Collections:Публикации в зарубежных изданиях

Files in This Item:
File Description SizeFormat 
Zolotorevich_Verifikatsiya.pdf202.58 kBAdobe PDFView/Open
Show full item record Google Scholar

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.