| Title: | Микропроцессорное ядро с функцией частичной реконфигурации на FPGA |
| Other Titles: | Partially reconfigurable microprocessor core on FPGA |
| Authors: | Босько, Н. В. |
| Keywords: | материалы конференций;микропроцессоры;частичная реконфигурация;синтезируемые микропроцессорные ядра;реконфигурируемые вычислители |
| Issue Date: | 2024 |
| Publisher: | БГУИР |
| Citation: | Босько, Н. В. Микропроцессорное ядро с функцией частичной реконфигурации на FPGA = Partially reconfigurable microprocessor core on FPGA / Н. В. Босько // Компьютерные системы и сети : сборник статей 60-й научной конференции аспирантов, магистрантов и студентов, Минск, 22–26 апреля 2024 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2024. – С. 23–27. |
| Abstract: | В данной работе рассматривается архитектура синтезируемого микропроцессора, использующего функцию частичной
реконфигурации FPGA для изменения отдельных частей своей микроархитектуры с целью обеспечения наиболее благоприятных условий для решения конкретной задачи и увеличения производительности. |
| Alternative abstract: | This paper describes an architecture of a soft-core microprocessor that uses the FPGA partial reconfiguration function to alter parts of its microarchitecture in order to ensure the most favorable conditions for solving the current task, thus improving performance. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/56967 |
| Appears in Collections: | Компьютерные системы и сети : материалы 60-й научной конференции аспирантов, магистрантов и студентов : сборник статей (2024)
|
