| DC Field | Value | Language |
|---|
| dc.contributor.author | Босько, Н. В. | - |
| dc.contributor.author | Луцик, Ю. А. | - |
| dc.coverage.spatial | Минск | en_US |
| dc.date.accessioned | 2025-11-25T08:19:33Z | - |
| dc.date.available | 2025-11-25T08:19:33Z | - |
| dc.date.issued | 2025 | - |
| dc.identifier.citation | Босько, Н. В. Исследование времени выполнения частичной реконфигурации FPGA Xilinx / Н. В. Босько, Ю. А. Луцик // Информационные технологии и системы 2025 (ИТС 2025) : материалы Международной научной конференции, Минск, 19 ноября 2025 / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: Л. Ю. Шилин [и др.]. – Минск, 2025. – С. 141–142. | en_US |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/62070 | - |
| dc.description.abstract | В данной работе представлены результаты исследования времени, затрачиваемого на выполнение частичной реконфигурации на FPGA Xilinx. Представлены результаты измерения времени реконфигурации
для ряда реконфигурируемых модулей с различными характеристиками. Проанализирована зависимость
данного времени от размера используемых частичных битстримов, а также размера битстримов от
размера заданной реконфигурируемой области | en_US |
| dc.language.iso | ru | en_US |
| dc.publisher | БГУИР | en_US |
| dc.subject | материалы конференций | en_US |
| dc.subject | реконфигурируемые модели | en_US |
| dc.subject | битстримы | en_US |
| dc.subject | реконфигурируемые области | en_US |
| dc.title | Исследование времени выполнения частичной реконфигурации FPGA Xilinx | en_US |
| dc.type | Article | en_US |
| Appears in Collections: | ИТС 2025
|
