Skip navigation
Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/63962
Full metadata record
DC FieldValueLanguage
dc.contributor.authorТондель, Д. А.-
dc.coverage.spatialМинскen_US
dc.date.accessioned2026-06-03T12:55:39Z-
dc.date.available2026-06-03T12:55:39Z-
dc.date.issued2026-
dc.identifier.citationТондель, Д. А. Синтезатор звука гитарной струны с использованием алгоритма Карплуса-Стронга на базе ПЛИС = Guitar string sound synthesizer using the Karplus Strong algorithm based on FPGA / Д. А. Тондель // Компьютерные системы и сети : сборник материалов 62-й научной конференции аспирантов, магистрантов и студентов БГУИР, Минск, 13–17 апреля 2026 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2026. – С. 289–293.en_US
dc.identifier.urihttps://libeldoc.bsuir.by/handle/123456789/63962-
dc.description.abstractВ работе представлена разработка и исследование аппаратной реализации алгоритма Карплуса-Стронга генерации звука гитарной струны. Разработка RTL-модели алгоритма проиодилась с использованием языков описания аппаратуры VHDL и SystemVerilog в среде Vivado. В работе описаны используемый алгоритм, разработанные функциональные блоки, а также анализ аппаратных затрат ПЛИС для полученной реализации.en_US
dc.language.isoruen_US
dc.publisherБГУИРen_US
dc.subjectматериалы конференцийen_US
dc.subjectалгоритмы Карплуса-Стронгаen_US
dc.subjectсинтез звукаen_US
dc.subjectгитарные струныen_US
dc.subjectZynq-7000en_US
dc.subjectПЛИСen_US
dc.subjectRTL-моделиen_US
dc.subjectфиксированные точкиen_US
dc.titleСинтезатор звука гитарной струны с использованием алгоритма Карплуса-Стронга на базе ПЛИСen_US
dc.title.alternativeGuitar string sound synthesizer using the Karplus Strong algorithm based on FPGAen_US
dc.typeArticleen_US
local.description.annotationThe work presents the development and study of a hardware implementation of the Karplus-Strong algorithm for guitar string sound generation. The RTL model of the algorithm was developed using the hardware description languages VHDL and SystemVerilog in the Vivado environment. The paper describes the algorithm used, the developed functional blocks, and an analysis of the FPGA hardware utilization for the obtained implementation.en_US
Appears in Collections:Компьютерные системы и сети : материалы 62-й научной конференции аспирантов, магистрантов и студентов : сборник статей (2026)

Files in This Item:
File Description SizeFormat 
Tondel_Sintezator.pdf927.09 kBAdobe PDFView/Open
Show simple item record Google Scholar

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.