https://libeldoc.bsuir.by/handle/123456789/64217| Title: | Сравнительный анализ архитектур логических и арифметических блоков микропроцессора |
| Authors: | Халиуллина, М. Н. Жуковский, А. Д. |
| Keywords: | материалы конференций;логические блоки;арифметические блоки;сравнительный анализ;микропроцессорные архитектуры;логические схемы |
| Issue Date: | 2026 |
| Publisher: | БГУИР |
| Citation: | Халиуллина, М. Н. Сравнительный анализ архитектур логических и арифметических блоков микропроцессора / М. Н. Халиуллина, А. Д. Жуковский // Радиотехника и электроника : сборник материалов 62-й научной конференции аспирантов, магистрантов и студентов, Минск, 15–16 апреля 2026 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2026. – С. 258–259. |
| Abstract: | В работе выполнен сравнительный анализ архитектур арифметико-логических устройств (АЛУ) микропроцессоров. Рассмотрены принципы работы сумматоров, умножителей, устройств деления и логических блоков. Выявлены преимущества и недостатки сумматоров с ускоренным переносом, матричных сдвигателей, а также особенности реализации в CISC-, RISC- и VLIW архитектурах. Определены ключевые ограничения быстродействия. Показано, что RISC-архитектуры обеспечивают более высокую энергоэффективность за счёт упрощения блоков, тогда как CISC ориентированы на выполнение сложных инструкций. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/64217 |
| Appears in Collections: | Радиотехника и электроника : материалы 62-й научной конференции аспирантов, магистрантов и студентов (2026) |
| File | Description | Size | Format | |
|---|---|---|---|---|
| Haliullina_Sravnitel'nyj.pdf | 692.84 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.