https://libeldoc.bsuir.by/handle/123456789/64306| Title: | Оптимизация быстродействия арифметико-логического устройства, реализованного на ПЛИС |
| Authors: | Жуковский, А. Д. Халиуллина, М. Н. |
| Keywords: | материалы конференций;арифметико-логические устройства;программируемые логические интегральные схемы |
| Issue Date: | 2026 |
| Publisher: | БГУИР |
| Citation: | Жуковский, А. Д. Оптимизация быстродействия арифметико-логического устройства, реализованного на ПЛИС / А. Д. Жуковский, М. Н. Халиуллина // Радиотехника и электроника : сборник материалов 62-й научной конференции аспирантов, магистрантов и студентов, Минск, 15–16 апреля 2026 / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2026. – С. 260–261. |
| Abstract: | В данной работе рассматриваются методы оптимизации арифметико-логических устройств (АЛУ) при их проектировании на базе программируемых логических интегральных схем (ПЛИС). Цель работы – выявление наиболее эффективных методов минимизации критического пути в АЛУ. На основе теоретического анализа процессорных архитектур предложены подходы к повышению тактовой частоты устройства. Исследовано влияние конвейеризации и использования специализированных аппаратных ресурсов ПЛИС (DSP-блоки (англ. Digital Signal Processing), встроенные цепи переноса) на общую производительность системы. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/64306 |
| Appears in Collections: | Радиотехника и электроника : материалы 62-й научной конференции аспирантов, магистрантов и студентов (2026) |
| File | Description | Size | Format | |
|---|---|---|---|---|
| ZHukovskij_Optimizaciya.pdf | 552.77 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.