| Title: | Реализация алгоритма цифровой амплитудной демодуляции в КВ SDR-приемнике с использованием аппаратного сопроцессора CORDIC |
| Authors: | Ахрамчук, П. П. |
| Keywords: | материалы конференций;математические сопроцессоры CORDIC;узкополосные КВ-приемники |
| Issue Date: | 2026 |
| Publisher: | БГУИР |
| Citation: | Ахрамчук, П. П. Реализация алгоритма цифровой амплитудной демодуляции в КВ SDR-приемнике с использованием аппаратного сопроцессора CORDIC / П. П. Ахрамчук // Информационные радиосистемы и радиотехнологии : сборник материалов научно-технической конференции, Минск, 9–10 июня 2026 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: В. А. Богуш [и др.]. – Минск, 2026. – С. 153–155. |
| Abstract: | В работе рассматриваются вопросы оптимизации цифрового тракта обработки сигналов
узкополосного КВ-приемника промежуточной частоты. Показана структура каскадного снижения частоты
дискретизации (децимации) в цифровом конвертере DDC AD6636 для выделения полосы сигнала 6K0A3E.
Предложена схема программно-аппаратной реализации амплитудного демодулятора на базе микроконтроллера
STM32H7 с привлечением встроенного математического сопроцессора CORDIC. Оценен вычислительный
выигрыш предложенного подхода для систем реального времени. |
| Alternative abstract: | The paper addresses the optimization of the digital signal processing chain for a narrowband HF intermediate
frequency receiver. The architecture of cascaded sampling rate reduction (decimation) within the AD6636 digital
downconverter is demonstrated to isolate the 6K0A3E signal bandwidth. A hardware-software implementation of an
amplitude demodulator based on the STM32H7 microcontroller, utilizing the integrated CORDIC hardware coprocessor,
is proposed. The computational efficiency and performance gains of the presented approach for real-time systems are
evaluated. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/64463 |
| Appears in Collections: | Информационные радиосистемы и радиотехнологии (2026)
|
