https://libeldoc.bsuir.by/handle/123456789/3056| Title: | Разработка и оптимизация IP-компонент для реализации интерфейса Ethernet |
| Authors: | Сидоров, С. В. Байрак, С. А. Татур, М. М. |
| Keywords: | материалы конференций;Gigabit Ethernet;GMII;FPGA;VHDL;Pcap |
| Issue Date: | 2012 |
| Publisher: | БГУИР |
| Citation: | Сидоров, С. В. Разработка и оптимизация IP-компонент для реализации интерфейса Ethernet / С. В. Сидоров, С. А. Байрак, М. М. Татур // Информационные технологии и системы 2012 (ИТС 2012) : материалы международной научной конференции, БГУИР, Минск, Беларусь, 24 октября 2012 г. = Information Technologies and Systems 2012 (ITS 2012) : Proceeding of The International Conference, BSUIR, Minsk, 24th October 2012 / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: Л. Ю. Шилин [и др.]. – Минск, 2012. – C. 180–181. |
| Abstract: | В данной работе проведено исследование возможных вариантов реализации интерфейса Gigabit Ethernet для ПЛИС и сравнение с доступными на рынке универсальными IP-компонентами. Для этого разработана система, содержащая: клиентскую логику, буферные модули, Ethernet контроллер. Для обеспечения опциональной гарантированной доставки разработан и реализован простой и эффективный протокол. Данные передаются на ПЭВМ, оснащенную сетевым адаптером, захватываются с помощью кроссплатформенной библиотеки Pcap и визуализируются в прикладном ПО. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/3056 |
| ISBN: | 978-985-488-926-9 |
| Appears in Collections: | ИТС 2012 |
| File | Description | Size | Format | |
|---|---|---|---|---|
| Разработка и оптимизация IP-компонент.PDF | 1.08 MB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.