Проектирование цифровых устройств на языках VHDL и SystemVerilog. Лабораторный практикум : пособие

Abstract

Предназначено для изучения основ проектирования цифровых устройств с использованием языков описания аппаратуры – VHDL (Very high speed integrated circuit Hardware Description Language) и SystemVerilog. Подробно разобраны основные конструкции языка VHDL, используемые для описания комбинационных схем и тестового окружения VHDL-проекта. Уделено внимание вопросам иерархического и поведенческого описания работы цифровых устройств. Описан процесс моделирования цифровых устройств с учетом временных задержек логических вентилей, показано, как оценить критический путь комбинационной схемы. Дано описание основных средств языка SystemVerilog, используемых как для структурного описания проектов, так и описания на уровне регистровых передач. Приведен общий маршрут проектирования цифрового устройства в САПР Vivado.