| Title: | Технология снижения токов утечки высоковольтных AlGaN/GaN транзисторов методом комбинированной LPCVD-пассивации и топологической изоляции |
| Other Titles: | Leakage current reduction technology for highvoltage AlGaN/GaN transistors using combined LPCVD passivation and topological isolation |
| Authors: | Жук, Е. В. |
| Keywords: | материалы конференций;полевой транзистор с гетеропереходом;нитрид алюминия-галлия;нитрид галлия;силовая электроника;ток утечки;пассивация;нитрид кремния;химическое осаждение из газовой фазы;топология затвора;изоляция стока;структура металл-диэлектрик-полупроводник;высоковольтные транзисторы |
| Issue Date: | 2026 |
| Publisher: | БГУИР |
| Citation: | Жук, Е. В. Технология снижения токов утечки высоковольтных AlGaN/GaN транзисторов методом комбинированной LPCVD-пассивации и топологической изоляции = Leakage current reduction technology for highvoltage AlGaN/GaN transistors using combined LPCVD passivation and topological isolation / Е. В. Жук // Электронные системы и технологии : сборник материалов 62-й научной конференции аспирантов, магистрантов и студентов БГУИР, Минск, 13–17 апреля 2026 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол.: П. В. Камлач [и др.]. – Минск, 2026. – С. 233–235. |
| Abstract: | Представлен метод изготовления мощных полевых транзисторов с
гетеропереходом на основе нитрида алюминия-галлия и нитрида галлия на подложке из
кремния. Ключевой особенностью является применение высокотемпературной пассивации
нитридом кремния, полученным методом химического осаждения из газовой фазы при
пониженном давлении, под затворным диэлектриком и использование топологии с полной
изоляцией областей стока и истока металлом затвора. Экспериментально подтверждено, что
данная комбинация эффективно подавляет поверхностные утечки, обеспечивая
минимальный ток в закрытом состоянии при высоком напряжении стока. |
| Alternative abstract: | A fabrication method for high-power aluminum gallium nitride/gallium nitride
heterojunction field-effect transistors on silicon substrates is presented. The key feature is the
application of high-temperature silicon nitride passivation deposited by low pressure chemical vapor
deposition under the gate dielectric combined with a topology providing complete isolation of source
and drain regions by the gate metal. Experiments confirmed that this combination effectively
suppresses surface leakage, achieving minimum off-state current at high drain voltage. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/64698 |
| Appears in Collections: | Электронные системы и технологии : материалы 62-й конференции аспирантов, магистрантов и студентов (2026)
|
