| Issue Date | Title | Author(s) |
| 2024 | Выделение подсистем булевых функций для совместных дизъюнктивно-конъюнктивных алгебраических разложений | Бибило, П. Н.; Кардаш, С. Н.; Романов, В. И. |
| 2011 | Методика обнаружения неисправностей интерфейсных линий встроенных ОЗУ | Степанов, А. В.; Иванюк, А. А. |
| 2013 | Методы лексической обфускации VHDL-описаний | Сергейчик, В. В.; Иванюк, А. А. |
| 2011 | Методы создания прототипов встраиваемых систем | Зыкун, Р. В. |
| 2017 | Минимизация многоуровневых представлений систем булевых функций на основе разложения Шеннона | Бибило, П. Н.; Ланкевич, Ю. Ю. |
| 2009 | Моделирование функциональных неисправностей оперативных запоминающих устройств | Иванюк, А. А.; Степанов, А. В. |
| 2011 | Опыт использования VHDL описания при реализации блока кодирования данных метки радиочастотной идентификации | Зайцев, В. С.; Степанец, В. Я. |
| 2017 | Оценка и снижение энергопотребления цифровых устройств, представленных в виде композиции управляющего и операционного автоматов | Бибило, П. Н. |
| 2011 | Применение статической реконфигурации микроконтроллерного ядра с целью сокращения аппаратно-временных затрат для реализации алгоритма Райса | Абрамов, Н. В.; Иванюк, А. А. |
| 2022 | Программно-аппаратный модуль самотестирования памяти на языке VHDL | Васильков, В. Д.; Деменковец, Д. В. |
| 2005 | Проектирование аппаратно-программных вычислительных средств : метод. пособие для студентов специальности «Программное обеспечение информ. технологий» днев. и дистанц. форм обучения | Иванюк, А. А.; Занкович, А. П.; Петроненко, Д. С.; Мусин, С. Б. |
| 2012 | Разработка и оптимизация IP-компонент для реализации интерфейса Ethernet | Сидоров, С. В.; Байрак, С. А.; Татур, М. М. |
| 2024 | Реализация в FPGA разреженных матричных форм систем ДНФ булевых функций | Бибило, П. Н.; Кардаш, С. Н. |
| 2014 | Стенд исследований алгоритмов обработки изображений на основе отладочного модуля Xilinx M L -401 | Ключеня, В. В.; Петровский, Н. А. |
| 2011 | Тестовое диагностирование цифровых устройств компьютерных сетей | Золоторевич, Л. А.; Горячкин, В. В.; Соболева, Т. В. |
| 2013 | Функциональная верификация с помощью языка VHDL | Авдеев, Н. А. |
