Репозиторий БГУИР: Browsing DSpace

Jump to: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
А Б В Г Д Е Ж З И Й К Л М Н О П Р С Т У Ф Х Ц Ч Ш Щ Ъ Ы Ь Э Ю Я
or enter first few letters:

Showing results 1 to 20 of 37 next >

Issue Date	Title	Author(s)
2007	Аналого-цифровые и цифровые устройства : метод. пособие по дисциплине «Аналоговые и аналого-цифровые устройства» для студентов специальности I-40 02 02 «Электрон. вычисл. средства» днев. формы обучения	Давыдов, А. Б.; Качинский, М. В.; Клюс, В. Б.
2023	Аппаратная реализация модуля преобразования хэш-функции SHA-512 на базе FPGA	Качинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2023	Аппаратная реализация функции Scrypt на FPGA	Качинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2014	Арифметические основы электронных вычислительных средств : учебно-метод. пособие	Качинский, М. В.; Клюс, В. Б.; Давыдов, А. Б.
2019	Высокопроизводительная реализация алгоритма DES на базе FPGA	Качинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2021	Высокопроизводительная реализация алгоритма формирования ключа PBKDF2 на базе FPGA	Качинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2018	Высокопроизводительная реализация криптографической хэш-функции SHA-256 на базе FPGA	Качинский, М. В.; Станкевич, А. В.
2012	Высокопроизводительные аппаратные реализации процессоров алгоритма шифрования DES на базе ПЛИС с архитектурой FPGA	Родионов, М. М.; Вашкевич, М. И.; Петровский, А. А.; Станкевич, А. В.; Петровский, Ал. А.; Качинский, М. В.
2013	Интерфейс обмена данными для аппаратных ускорителей выполнения операций шифрования/расшифрования на базе FPGA кластеров	Качинский, М. В.; Клюс, В. Б.; Станкевич, А. В.
2020	Использование DSP блоков FPGA фирмы XILINX для реализации криптографических алгоритмов	Качинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2024	Использование динамически изменяющихся ключей для повышения криптостойкости алгоритмов блочного шифрования	Качинский, М. В.; Станкевич, A. B.; Шемаров, А. И.
2004	Исследование цифровых устройств с помощью пакета Electronics Workbench: метод. указания к лаб. работе №7 для студ. спец. 40 02 02 “Электронные вычислительные средства” дневной формы обуч.	Таранов, Г. В.; Клюс, В. Б.; Качинский, М. В.
2021	Классы для работы с паролями в кроссплатформенном фреймворке Qt	Качинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2016	Конвейерная реализация алгоритма HMAC-SHA1 на базе FPGA	Качинский, М. В.; Станкевич, А. В.
2024	Конвейерная реализация хэш-функции SHA-512 на базе FPGA	Качинский, М. В.; Станкевич, A. B.; Шемаров, А. И.
2014	Конвейерный процессор алгоритма хэширования MD5 на базе FPGA	Герасимович, В. Ю.; Качинский, М. В.; Станкевич, А. В.
2018	Конвейерный процессор хэш-функции SHA-256	Качинский, М. В.; Станкевич, А. В.
2005	Микропроцессорная техника : учеб. пособие по курсовому проектированию для студентов специальности I-40 02 02 «Электр. вычисл. средства» днев. формы обучения	Петровский, А. А.; Качинский, М. В.; Давыдов, А. Б.; Клюс, В. Б.; Таранов, Г. В.
2020	Организация и пропускная способность интерфейса PCI-e ускорительной платы Alveo U250 с управляющим компьютером	Качинский, М. В.; Петровский, Н. А.; Станкевич, А. В.
2015	Особенности реализации процессоров алгоритма криптографического хэширования sha-1 на базе fpga-кластеров	Качинский, М. В.; Листопад, Е. В.; Петровский, А. А.; Станкевич, А. В.

Showing results 1 to 20 of 37 next >

Browsing by Author Качинский, М. В.