https://libeldoc.bsuir.by/handle/123456789/13233| Title: | Процессор целочисленного дискретного косинусного преобразования на основе распределённой арифметики на сумматорах |
| Authors: | Чернышев, В. С. |
| Keywords: | материалы конференций;распределенная арифметика;косинусное преобразование |
| Issue Date: | 2017 |
| Publisher: | БГУИР |
| Citation: | Чернышев, В. С. Процессор целочисленного дискретного косинусного преобразования на основе распределённой арифметики на сумматорах / В. С. Чернышев // Компьютерные системы и сети: материалы 53-й научной конференции аспирантов, магистрантов и студентов, Минск, 2–6 мая 2017 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2017. – С. 249–250. |
| Abstract: | В рамках данной работы было разработано VHDL-описание процессора целочисленного дискретного косинусного преобразования (ДКП) на распределенной арифметике на сумматорах. Процессор предназначен для расчѐта ДКП входных из 8 слов, представленных восьмою битами в беззнаковой арифметике. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/13233 |
| Appears in Collections: | Компьютерные системы и сети : материалы 53-й научной конференции аспирантов, магистрантов и студентов (2017) |
| File | Description | Size | Format | |
|---|---|---|---|---|
| Chernyshev_Protsessor.PDF | 768.04 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.